فی دوو

مرجع دانلود فایل ,تحقیق , پروژه , پایان نامه , فایل فلش گوشی

فی دوو

مرجع دانلود فایل ,تحقیق , پروژه , پایان نامه , فایل فلش گوشی

شبیه سازی عملکرد حافظه ها در VHDL و بررسی اثرات ناشی از تزریق تصادفی خطا در آن ها

اختصاصی از فی دوو شبیه سازی عملکرد حافظه ها در VHDL و بررسی اثرات ناشی از تزریق تصادفی خطا در آن ها دانلود با لینک مستقیم و پر سرعت .

شبیه سازی عملکرد حافظه ها در VHDL و بررسی اثرات ناشی از تزریق تصادفی خطا در آن ها


شبیه سازی عملکرد حافظه ها در VHDL و بررسی اثرات ناشی از تزریق تصادفی خطا در آن ها

شبیه سازی عملکرد حافظه ها در VHDL و بررسی اثرات ناشی از تزریق تصادفی خطا در آن ها

62 صفحه در قالب word

 

 

 

چکیده

در سیستم های ماهواره ای همواره یکی از دغدغه های مهندسین، این است که از صحت اطلاعات دریافتی، به صورتی اطمینان داشته باشند. در همین راستا کد های تشخیص و تصحیح خطا ایجاد شده اند که دو نمونه از آن ها ارائه خواهند شد. پس از اطمینان از صحت اطلاعات دریافتی برنامه ی حافظه به صورت روندی که در ادامه توضیح داده خواهد شد شبیه سازی و اجرا می شود.

پس از شبیه سازی برنامه در نرم افزار Xilinx ISE باید به نوعی به آن خطا تزریق شود که این کار به کمک نرم افزار MATLAB انجام می پذیرد و برنامه ی تغییر یافته باز هم به شبیه ساز اعمال می شود تا نتیجه ی تغییر تصادفی ایجاد شده در برنامه مشاهده شود و اثر آن بررسی شود.

 

فهرست مطالب

مقدمه 

مقدمه ای بر زبان VHDL و تراشه های FPGA 

کدهای تشخیص و تصحیح خطا 

شرح عملکرد دیکودر 

انتخاب حافظه و عملکرد آن 

برنامه اصلی 

شبیه سازی برنامه در نرم افزار Xilinx ISE 

برنامه تزریق خطا در MATLAB 

لینک کردن Matlab و Modelsim

 

 

مقدمه

در فرایندهای مربوط به ارتباطات ماهواره ای از آنجائیکه یک سمت ارتباطات در فضا می باشد بنابراین در حین ارسال اطلاعات، امکان برخورد ذرات فضایی با اطلاعات ذخیره شده در حافظه های موجود در ماهواره وجود دارد و از همین رو احتمال بر هم خوردن اطلاعات و ایجاد خطا در آن ها دور از انتظار نیست. لذا باید مکانیسمی ترتیب داده شود تا بتوان خطاهای احتمالی ایجاد شده را در درجه ی اول تشخیص داده و سپس تصحیح نمود.

برای این منظور می توان از انواع کدهای تصحیح خطا که در عملیات منطقی مورد استفاده قرار می گیرند بهره جست. دو نمونه از رایج ترین این ابزارها کد Parity یا توازن و کد Hamming (همینگ) می باشند که کد توازن فقط قابلیت تشخیص خطا را دارد و نمی تواند خطاهای پیش آمده را رفع کند  امّا کد همینگ این قابلیت را داشته و علاوه بر تشخیص خطا توانایی تصحیح آن را هم دارد. البته مشکلی هم که کد همینگ دارد این است که فقط قادر به تصحیح یک خطا می باشد. بنابراین با این فرض پیش می رویم که عمل تصحیح فقط روی یک بیت خطا انجام می شود و در صورتی که تعداد خطاها از یکی بیشتر باشد فقط به نحوی اطلاع داده شود.

ابتدا نحوه ی عملکرد این دو نوع کد به طور کامل ارائه شده است سپس از روی برنامه های داخل نرم افزار (البته با اندکی تغییرات) و با توجه به حافظه ی انتخابی در کتاب خانه ی نرم افزار دستورات مربوط به مدار اصلی نوشته و نهایتاً شبیه سازی و رفع اشکال می شود، تا در گام های بعدی بتوان برای طراحی روی تراشه ی FPGA از آن بهره جست. پس از نوشتن برنامه در شبیه ساز Xilinx ISE برنامه جانبی با پسوند vhd آن را در نرم افزار ModelSim به کمک برنامه متلب به صورت تصادفی تغییر می دهیم و برنامه تغییر یافته را مجدداً به نرم افزار اعمال می کنیم تا اثر تزریق خطا را در آن مشاهده کنیم.

مقدمه ای بر زبان VHDL و تراشه های FPGA :

در سال های قبل از 1986 زبان های توصیف سخت افزار متنوعی مانند ABEL و PAL و  ASM و ... توسط شرکت های مختلف برنامه ریزی PAL و PLA و PLD وجود داشت که کاربران به شکل سلیقه ای با آن ها کار می کردند؛ یعنی این زبان های برنامه نویسی طرفداران مخصوص به خود را داشتند و یک قالب جامع و استانداردی برای آن ها در نظر گرفته نشده بود. امّا در سال 1980 وزارت دفاع امریکا با همکاری IEEE با هدف طراحی یک زبان جدید و استاندارد و فراگیر برای توصیف مدارهای دیجیتال و توسعه در مدارات مجتمع پرسرعت (FPGA وCPLD) و همچنین برای انتقال اطلاعات سیستم های دیجیتالی از شرکتی به شرکت یا کشور دیگر را به سه شرکت قدرتمند Intermetrics و Texas Instruments و IBM سپرد تا 6 سال بعد یعنی در سال 1986 اولین نسخه استاندارد و تأیید شده آن به بازار عرضه شود (یعنی همان VHDL86) و نسخه بعدی آن یعنی VHDL93 در سال 1994 به بازار آمد که از آن زمان تا به امروز، این نسخه مورد استفاده کاربران قرار گرفته است و این در حالیست که هر چند سال یک بار اصلاحاتی در آن انجام می گیرد.

زبان VHDL ابتدا به منظور شبیه سازی و مدل سازی و درک بیشتر مدارهای منطقی بوده است که توسط محققان عمل Synthesis یا سنتز هم به عنوان اتوماتیک کردن فرایند طراحی به آن اضافه شده است.

برای توصیف توسط زبان VHDL ، می توان در سطوح مختلفی رفتار تراشه را توصیف کرد. مثل سطح عملیاتی، RTL ، سطح منطقی و ... که قابل توصیف توسط این زبان هستند.

در مرحله اول، توصیف رفتاری (Behavioral) که شبیه سازی بر پایه آن می تواند صحت عملکرد تراشه را نشان دهد، ضروری است. عملکرد تراشه را می توان در سایر سطوح طراحی نیز بررسی و شبیه سازی نمود. مزیت چنین رویکردی در این است که می توانیم ارزیابی را مستقل از روش های پیاده سازی فیزیکی انجام دهیم. پس از بررسی عملکرد می توانیم طرح را به یک توصیف ساختاری (Structural) متشکل از واحد های اصلی تراشه مانند memory ، register و ALU تبدیل نمائیم. بار دیگر به کمک شبیه سازی می توان مطمئن شد که طرح ساخته شده عملیات دلخواه را به درستی انجام می دهد.

توصیف را می توان آن قدر تکمیل کرد تا به یک توصیف فیزیکی (Physical) دست پیدا کنیم که در نهایت مشخصات ساخت را از آن استخراج نمائیم.

 

 

ممکن است هنگام انتقال از فایل ورد به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود ولی در فایل دانلودی همه چیز مرتب و کامل است

متن کامل را می توانید در ادامه دانلود نمائید

چون فقط تکه هایی از متن برای نمونه در این صفحه درج شده است ولی در فایل دانلودی متن کامل همراه با تمام ضمائم (پیوست ها) با فرمت ورد word که قابل ویرایش و کپی کردن می باشند موجود است

 


دانلود با لینک مستقیم


شبیه سازی عملکرد حافظه ها در VHDL و بررسی اثرات ناشی از تزریق تصادفی خطا در آن ها
نظرات 0 + ارسال نظر
امکان ثبت نظر جدید برای این مطلب وجود ندارد.